Entwurfsüberprüfung und -validierung
Designverifizierungstests & Vor-/Nach-Silizium-Validierungsdienste
Beschleunigen Sie Ihre ASIC / FPGA / SOC-Design-Validierungen
eInfochips hat sich bei der Durchführung von schlüsselfertigen Design-Verification-Tests (ODCs) für Halbleiterproduktunternehmen auf der ganzen Welt als herausragend erwiesen. eInfochips (Ein Arrow Unternehmen) verfügt über gut definierte Methoden, die die Wirksamkeit der Entwurfsüberprüfung und Validierungstests gewährleisten. Mit unseren strengen Prozess-Checklisten haben wir über 100 Fehler aus markterprobten Design- und Verifizierungs-IPs identifiziert. Unser Team verfügt über Erfahrung im Aufbau einer modularen und wiederverwendbaren Überprüfungsumgebung.
eInfochips ist eines der wenigen Unternehmen, das eine erfolgreiche Partnerschaft mit allen führenden EDA-Unternehmen unterhält und frühzeitig auf die neuesten Tools und Methoden zugreifen kann. EInfochips kombiniert unser Know-how in den Bereichen ASIC-Designverifizierung, modellbasiertes Design, Designvalidierung / -verifizierungstests und fortschrittliche Verifizierungsmethoden und bietet außerdem ein Portfolio an benutzerdefinierten Verifizierungs-IPs für Standardschnittstellen für verschiedene Branchen.
Warum eInfochips zur Designvalidierung und -verifizierung?
Erster Durchgang Silizium Erfolg: Wir führen eine umfassende Designverifizierung und Tests durch, um alle Fehler in der Vor-Silizium-Phase zu erkennen und eine 100%ige Funktions- und Code-Abdeckung zu erreichen.
Entwicklung einer wiederverwendbaren und skalierbaren Überprüfungsumgebung.
Es wurden mehr als 100 Bugs in siliziumgeprüften Design-IPs gefunden, die sich seit mehreren Jahren auf dem Markt verkauft haben.
Einziges Unternehmen, das Bestätigungs-IPs für EDA-Unternehmen entwickelt und aufrechterhalten hat.
Hauptangebote
- SoC / IP-Funktionsüberprüfung
- Low Power Design Verification & Testing
- Analoge gemischte Signalüberprüfung
- Hardware- / Software-Systemdesign und gemeinsame Überprüfung
- IP-Entwicklung und Verifikation
- SystemC / TLM-Modellierung
- Formale Überprüfung
- EDA-Tool-Validierung
- Pre-Silicon und Post-Silicon Validierung / Verifikation
- Simulator-Entwicklung
- Interoperabilitätstests
Prozess, Methoden, Werkzeuge
- Gemischte Sprache (Verilog, VHDL, SystemVerilog, SystemC)
- Einheitliche Sprache und Methodik (UVM)
- VCS, IUS, Questa, MBD
- UVM, OVM, VMM, eRM
Wir verfügen über fundiertes Know-how in der Validierung und Verifizierung von verschiedenen Systemen auf Funktionsverhalten, Einhaltung von Spezifikationen, Leistung und Interoperabilität. Wir konzentrieren uns auf eine gründliche Produktvalidierung und optimieren gleichzeitig die allgemeine Regressions- und Ausführungszeit.
Erfolgsgeschichten unserer Kunden
