Derivate können in verschiedene Kategorien eingeteilt werden, je nach Markt oder technologischer Entwicklung zu einem bestimmten Zeitpunkt. Angesichts der Komplexität von ASICs und SoCs sind die meisten Chips, die von Halbleiterunternehmen entwickelt werden, Derivate ihrer vorherigen Chipgeneration. Dies bietet den Entwicklungsteams zwar einen Ausgangspunkt, kann aber auch die Komplexität bei der Integration von IPs erhöhen, da es zu mehr Routing- und Timing-Problemen kommen kann.

Auf der Grundlage unserer Erfahrung aus der Arbeit an mehreren ASIC-Generationen für führende Halbleiterunternehmen und mit starkem Fokus auf Modularität und Wiederverwendbarkeit hat eInfochips Richtlinien, Frameworks und wiederverwendbare Verifikationskomponenten entwickelt, um die Verifikationszykluszeit dieser derivativen ASICs zu verkürzen. Gleichzeitig nutzt das physikalische Designteam auch das intern entwickelte Flow Management System und das DFT-Automatisierungstool, um ein schnelleres Tape-out zu gewährleisten.