La demande de performance élevée, de faible consommation d’énergie et de conceptions à faible facteur de forme a considérablement augmenté au cours des dernières années.
Avec plus de 20 ans d’expérience, eInfochips aide son client dans la conception et le développement personnalisés d’ASIC, FPGA et SoC pour diverses industries, y compris l’aérospatiale, l’automobile, les réseaux, l’électronique grand public, l’industrie, la médecine, l’IdO, etc. Avec une forte expertise dans des solutions à signaux mixtes dans la conception, la vérification, la conception physique et la validation, eInfochips se spécialise dans les conceptions de géométrie inférieure et possède plus de 200 gravures de silicium de 180 nm à 7 nm et au-delà.
Nous sommes la 1ère société de services d’ingénierie ayant commencé à travailler sur des nœuds technologiques de 7 nm et 10 nm. Nous proposons également des services DFT/DFM, y compris la définition et la mise en œuvre de l’architecture, la conversion FPGA vers ASIC, la validation pré-silicium, la validation post-silicium et l’analyse du rendement. Notre relation de travail étroite avec les principaux fournisseurs de semi-conducteurs nous permet d’avoir une compréhension approfondie de l’architecture et des techniques d’optimisation de chaque SoC, FPGA/CPLD majeur, tels que Xilinx, Altera et Microsemi.
Pourquoi choisir eInfochips pour des services de conception ASIC, FPGA, SoC ?
Propriété complète du développement de produits basé sur FPGA impliquant le processus de la spécification à la conception, le codage RTL, la vérification, la validation de la carte et l’installation du système
Plus de 25 projets FPGA/ASIC au cours des trois dernières années
Expertise approfondie dans les domaines des réseaux, de l’avionique, de la vidéo et du stockage
Services de prototypage rapide pour plusieurs millions d’ASIC en plusieurs FPGA afin de transformer une preuve de concept à présenter aux clients finaux
Récompenses
eInfochips a été placé dans la zone de leadership pour la 6e année consécutive pour les services de semi-conducteurs dans les services ER&D de Zinnov Zones 2018.
La conception à signaux mixtes de l’IdO comprend le sous-système ARM IdO des familles de processeurs Cortex-M, ainsi que la technologie d’implémentation unifiée des signaux mixtes et l’interface IP de Cadence, optimisées pour les cœurs Cortex-M. ARM a publié un programme de partenaire de conception approuvé, approuvant eInfochips pour la conception de produits IdO intégrés ou connectés.