Avec des projets multiples se déroulant à des phases de conception différentes et des équipes importantes réparties sur plusieurs sites, l'un des principaux défis auxquels sont confrontés les gestionnaires d'ASIC est la surabondance de données qui peuvent ne pas être utiles pour le suivi des décisions critiques. Chaque version RTL crée un cycle d'implémentation supplémentaire, un cycle de débogage, des rapports d'état.

Afin d'éviter les frais généraux liés au suivi de l'état et pour augmenter la productivité et la prévisibilité du projet de conception, eInfochips a développé un système de gestion des flux ASIC appelé Optix. Il s'agit d'un outil d'automatisation de l'environnement de conception ASIC qui ne nécessite aucun codage. Il fournit un tableau de bord complet avec tous les détails du projet pour les gestionnaires et aide à la gestion des interdépendances des étapes ASIC et des exécutions basées sur les plates-formes HW/SW à l'aide de balises.