IP de vérification Ethernet 100G (VIP)
Solution complète de validation du protocole MAC-to-PCS - Développée par eInfochips
Le 100G Ethernet Verification IP (VIP) d'eInfochips offre une solution robuste et performante pour valider le chemin de données critique MAC-to-PCS dans les systèmes 100 Gigabit Ethernet. Conçu pour assurer la conformité du protocole, le VIP facilite la génération, la transmission, la réception et le contrôle de divers types de trames MAC Ethernet, tout en adhérant à l'IEEE 802.3ba et aux normes connexes. Que vous travailliez sur la vérification au niveau de l'IP, du sous-système ou du SoC, ce VIP est votre solution de choix pour des tests Ethernet complets.
Caractéristiques principales
Visibilité et contrôle de bout en bout
Le VIP Ethernet 100G offre une visibilité complète sur la sous-couche de codage physique (PCS), garantissant une validation précise du codage, de la distribution des voies, de la synchronisation et de l'alignement avant que les données n'atteignent les couches PMA/PMD.
Prise en charge de trames MAC étendues
- Trames Ethernet standard (64-1518 octets)
- Trames Jumbo (jusqu'à 9K octets)
- Trames marquées VLAN et doublement marquées (Q-in-Q)
- Trames de pause et de contrôle
- Cadres personnalisés et injectés d'erreurs pour les tests de résistance
Injection et récupération d'erreurs avancées
Simulez des scénarios de défaillance réels avec des capacités d'injection d'erreurs telles que la corruption de l'en-tête de synchronisation, le désalignement des voies, la disparité des blocs et l'asymétrie des voies. Validez la logique de récupération des erreurs de votre système pour garantir sa fiabilité dans des conditions de stress.
Architecture modulaire pour une intégration transparente
Le VIP 100G Ethernet est construit sur une base SystemVerilog et suit la méthodologie UVM 1.2, fournissant une architecture flexible et modulaire. Les principaux composants sont les suivants
- Séquenceur et bibliothèque de séquences: Génère un trafic de trames MAC aléatoire et dirigé
- Pilote (émetteur): Convertit les trames MAC en blocs PCS codés
- Moniteur (récepteur): Capture et valide les données alignées sur le PCS, reconstruit les trames MAC.
- Moteur d'injection d'erreurs: introduit des erreurs telles que la corruption de l'en-tête de synchronisation et le désalignement des voies.
- Assertions et collecteurs de couverture: Assure la couverture fonctionnelle pour une validation complète
Cette structure en couches permet au VIP de fonctionner comme un émetteur, un récepteur ou un moniteur passif, adaptable à divers environnements de vérification.
Capacités de validation étendues
Test complet du protocole
- Encodage et décodage 64b/66b
- Injection du taux d'erreur sur les bits (BER)
- Tampon élastique et alignement des voies Comportement de la FIFO
- Génération de motifs PRBS
- Contournement de la FEC/injection d'erreurs
- Surveillance des erreurs en temps réel et validation de la récupération des erreurs
Modes de test flexibles
- Il prend en charge les tests dans les topologies actives, passives et mixtes, offrant une intégration transparente pour les tests de bouclage et de conformité.
Produits à livrer
- 100G Ethernet VIP SystemVerilog code source
- Composants de bancs d'essai conformes à la norme UVM
- Guide de l'utilisateur et notes de mise à jour
- Plan de test et cas de test de sécurité
- Plan de couverture
- Environnement de vérification des échantillons
- Cas de test de sécurité pour une mise en place et une vérification rapides
- Exemples de configurations pour les topologies actives, passives et mixtes
Cas d'utilisation
- Validation des IP et des MAC/PCS Ethernet au niveau du SoC
- Essais de stress et de robustesse avec injection de fautes
- Tests de cas extrêmes utilisant des trames MAC malformées ou non conformes aux spécifications
- Vérification de l'alignement des voies et du désalignement
- Essais de précision du codage/décodage PCS
Pourquoi choisir la solution 100G Ethernet VIP d'eInfochips ?
Conformité à la norme IEEE 802.3ba
Garantit que votre conception répond aux normes les plus élevées en matière de performances Ethernet.
Grande capacité de personnalisation
Adaptez le VIP aux besoins spécifiques de votre projet grâce à des paramètres de voies configurables, des profils de trafic et des modes d'injection.
Intégration transparente
Entièrement compatible avec UVM 1.2, il peut être utilisé dans des bancs d'essai au niveau de l'IP, du sous-système ou du SoC.
Simulation puissante des défaillances
Prise en charge complète des tests de résistance grâce à des mécanismes avancés d'injection d'erreurs et de récupération des défaillances.
