Conception physique, DFT et services DFM Solutions de silicium clés en main
Spécialistes de la géométrie inférieure
Avec un flux de conception physique éprouvé (RTL à GDSII, DFT, DFM), des méthodologies et des experts en la matière, eInfochips a fourni un service de conception de silicium clé en main à de nombreux clients pour des sorties de silicium réussies. Nous avons été la première société de services d'ingénierie à concevoir plusieurs SoC en 16nm et avons conçu plusieurs ASIC en 7nm, 5nm et 3nm. Ces SoCs ont 300 millions à 500 millions de portes (~25*25 mm) et ont été développés en se concentrant sur les exigences de puissance, de performance et de surface (PPA).
Nous avons livré de nombreux tape-outs aux principales fonderies, notamment TSMC, UMC, GF, Toshiba, TI et SMIC. Nous proposons également des services de conception DFM (Design for manufacturability)/DFT (Design for testing) et de conception de silicium clé en main pour les startups et les entreprises de niveau 2.
Pourquoi eInfochips pour Conception physique, DFT et services DFM Solutions de silicium clé en main
Plus de 400 pour le nœud technologique de 180 nm à 3 nm
Première société de services d'ingénierie à produire plusieurs SoC 16nm avec :
-300 à 500 millions de portes
-Grande taille de puce (~25*25 mm)
-200 Watts Consommation d'énergie
Expérience du noyau RISC-V, de l'intégration et du renforcement de la propriété intellectuelle
Services DFT - de l'architecture à la mise en service du silicium ; modèle d'engagement DFT flexible allant de l'architecture DFT à la mise en service du silicium ; plus de 40 mises en service de silicium ASIC/SoC DFT-DFM réussies
Classé n°1 par Gartner pour les services de conception de puces, au niveau mondial
La meilleure expertise mondiale en matière de vérification
Services de mise en page de la conception et de RTL à GDSII
- Mise en œuvre de la RTL à la GDSII
- Services de signature pour le durcissement des IP (DDR/UCI/HBM) - analyse statique de la synchronisation (STA), vérification physique, analyse/réparation de la consommation d'énergie
- Migration des technologies et des usines
- Disposition analogique et validation
- Architecte, méthodologie et flux
- Insertion hiérarchique d'un scan et ATPG
- BIST mémoire, LBIST Mise en œuvre JTAG/TAP
- Expert DFT à faible consommation d'énergie et à faible nombre de broches
- Test vector debug & failure analysis
- Signature DFT : couverture des essais, zone DFT, durée des essais et mémoire ATE
- Création de programmes d'essai ATE
- Essais et caractérisation des plaquettes/emballages
- Analyse du rendement
Marchés que nous desservons dans le cadre des services de conception clés en main en silicium
Application de mise en réseau
Conception pour la testabilité d'un contrôleur Gigabit Ethernet à haute vitesse pour la mise en réseau
Marchés que nous desservons dans le cadre des services de conception clés en main en silicium
Mise en réseau
AI
Consommateur
Avionique
Automobile
