現代のシステムオンチップ（SoC）は、メモリの海に囲まれた複雑なロジックの島である。組み込みメモリは、家電製品の設計の70%以上を占めている。メモリ・モデルは、サポートされるメモリ・タイプに固有の情報を持つレイヤを持つ特別な種類の検証用IPである。これにより、設計者は設計の標準的な部分を迅速かつ効率的に検証することができ、検証エンジニアのToDoリストからメモリ・プロトコルに関する専門知識を得る負荷を取り除くことができます。複数のメモリ・モデルを統合・管理し、検証環境を再構築することは、多くの労力を必要とする。

eInfochips Memory DIY FrameworkはGUI（グラフィカル・ユーザー・インターフェイス）ベースのメモリモデル生成ツールで、LPDDRやDDRを含む最新のメモリタイプとそのコンフィギュレーションをサポートしています。検証インフラに統合可能なSystemVerilogベースのビヘイビアモデルを生成し、1回の統合で済む単一パッケージで複数のベンダーをサポートします。また、このツールには検証済みのリグレッション・パッケージが付属しており、1回の実行で複数のベンダのリグレッションを実行することができます。このツールは、メモリ・インターフェースとシステムの正しさを検証するための、制約付きランダム・カバレッジ・ドリブン・メソドロジーをさらにサポートすることができる。