Moderne System-on-Chips (SoC) sind eine komplexe Insel aus Logik, umgeben von einem Meer aus Speicher. Eingebettete Speicher machen mehr als 70 % des Designs von Unterhaltungselektronik aus. Speichermodelle sind spezielle Arten von Verifikations-IPs mit einer Schicht, die spezifische Informationen zu den unterstützten Speichertypen enthält. Sie ermöglichen es den Entwicklern, den Standardteil des Designs schnell und effizient zu verifizieren und nehmen dem Verifikationsingenieur die Arbeit ab, sich Fachwissen über Speicherprotokolle anzueignen. Die Integration und Pflege mehrerer Speichermodelle und die Neuerstellung der Verifikationsumgebung sind sehr aufwändig.

Das eInfochips Memory DIY Framework ist ein GUI (Graphical User Interface) basiertes Werkzeug zur Generierung von Speichermodellen, das die neuesten Speichertypen einschließlich LPDDR und DDR und deren Konfigurationen unterstützt. Es erzeugt ein SystemVerilog-basiertes Verhaltensmodell, das in die Verifikationsinfrastruktur integriert werden kann und mehrere Hersteller in einem einzigen Paket unterstützt, das nur einmal integriert werden muss. Das Tool enthält auch ein vorverifiziertes Regressionspaket, das für mehrere Hersteller in einer einzigen Ausführung ausgeführt werden kann. Das Tool kann darüber hinaus die abdeckungsorientierte Methodik des eingeschränkten Zufalls für die Verifizierung von Speicherschnittstellen und der Systemkorrektheit unterstützen.