ターンキー・チップ設計

eInfochipsは、アーキテクチャやRTL開発からGDSII、量産準備に至るまでのシリコン開発ライフサイクル全体を管理し、ASICおよびSoC設計のエンドツーエンドのターンキーサービスを提供しています。当社は、予測可能な高品質な実行体制により、半導体業界をリードするイノベーター企業の市場投入までの期間短縮を支援します。

3nmから180nmに至る先進プロセスおよび成熟プロセスにおいて400件以上のテープアウト実績を有し、多様な技術プラットフォームにわたる深い専門知識を提供しています。

当社のエンジニアリングチームは、UVMベースの検証、DFTおよびAMSの統合、高忠実度エミュレーション、サインオフ対応の物理設計を含む、RTLからGDSIIまでのフル実装を専門としています。また、ISO 26262やDO-254などの国際規格に準拠した、安全性が極めて重要な開発もサポートしています。

当社は、TSMC、Synopsys、Cadenceをはじめとする主要なファウンドリおよびEDAエコシステムとシームレスに連携し、堅牢でサインオフ対応のシリコンの実用化を実現します。

当社の完全に統合された実行モデルは、実績ある手法と高度なシリコンエンジニアリングの専門知識を基盤として、お客様のNREコストの削減、歩留まりの向上、およびAI、自動車、産業用、エッジデバイスの導入加速を支援します。

Lorem ipsum dolor sit amet, consectetur adipiscing elit. Ut elit tellus, luctus nec ullamcorper mattis, pulvinar dapibus leo.

eInfochipsのターンキー・チップ設計サービス

アーキテクチャとフロントエンドデザイン

  • 仕様定義、マイクロアーキテクチャ設計、およびRTL開発
  • IPの選定、統合、および再利用計画
  • 消費電力とクロックドメインを考慮したアーキテクチャ(UPF/CPF)
  • RTL合成、Lint、CDC/RDC解析、およびタイミング最適化
  • デジタル信号プロセッサ、コントローラ、AIアクセラレータに関する豊富な経験

設計検証(DV)

  • SystemVerilog UVM ベースの環境の構築と再利用
  • 制約付きランダムテスト、有向テスト、およびカバレッジ主導型テスト
  • 複雑なSoCに対するアサーションベースおよび形式検証
  • 機能カバレッジの検証と回帰テストの自動化(Jenkins/Bamboo)
  • PCIe、イーサネット、DDR、USB、およびカスタムインターフェース向けの検証用IP

物理設計(PD)およびテスト対応設計(DFT)

  • フロア配置、機器配置・配線、CTS、STA、電力およびIR/EM解析
  • マルチコーナー・マルチモード(MCMM)最適化およびサインオフ・フロー
  • DFT設計、スキャン挿入、ATPG、MBIST、およびバウンダリスキャン
  • 先進プロセス(5 nm/3 nm)における高密度・低消費電力・高性能なクロージャ
  • Synopsys IC-Compiler II、PrimeTime、およびCadence Innovus を用いたサインオフの自動化

アナログ・ミックスドシグナル(AMS)設計

  • カスタムアナログIP設計:PLL、ADC/DAC、LDO、CDR、AFE、センサーインターフェース
  • Virtuosoにおける挙動モデルおよびSPICEモデルの作成、回路図とレイアウトの共同設計
  • AMSシミュレーション、検証、およびトップレベル統合
  • 技術ノード間の移行(130 nm → 28 nm → 7 nm)
  • 電力管理、センサー・フロントエンド、およびSerDesに関する専門知識

エミュレーションおよびポストシリコン検証

  • FPGAプロトタイピング、仮想プラットフォーム(SystemC/TLM)によるモデリング、およびSoCの立ち上げ
  • Palladium、Zebu、およびHAPSプラットフォームにおけるOSおよびファームウェアの検証
  • ボードレベルテスト、電源投入時検証、およびPVT特性評価
  • 信頼性、負荷、および回帰テストのための自動化フレームワーク
  • ATEプログラムの開発、インターフェース検証、および歩留まり分析

パッケージング、製造、およびライフサイクルサポート

  • パッケージの共同設計
  • 組立、信頼性、および認定におけるOSATとの連携
  • ArrowとSiliconExpertの連携によるBOMリスク分析と事業継続性
  • 量産立ち上げ支援、生産終了(EOL)に伴う再設計、および維持管理エンジニアリング

シリコンからシステムまでのエンドツーエンド・ターンキー・インフラストラクチャ

eInfochipsでは、安全なインフラ、標準化されたエンジニアリング環境、最先端の検証ラボ、そして統合されたサプライチェーン・インテリジェンスを通じて、エンドツーエンドのターンキーASICおよびSoCプログラムを実現します。当社のインフラは、確実なテープアウト、IP保護、迅速なプロジェクト遂行、そして長期的な生産の継続性を確保するために構築されています。

ターンキープログラム向けの専用ODC環境

  • ISO 27001認証を取得した、アクセス制御が施されたエンジニアリングフロア
  • セキュアなVPN、分離されたコンピューティング環境、プロジェクトごとのライセンスプール
  • 多大な労力を要するASICプログラム向けのオンサイト+オフショア混合チーム


インフラのラボおよび検証

  • FPGAプロトタイピングラボ(HAPS、Zebu、顧客提供のエミュレータ)
  • オシロスコープ、ロジックアナライザ、電力アナライザを備えたシリコン・ブリングアップ・ステーション
  • 熱・電圧ストレス試験用環境試験室
  • ファームウェアおよびインターフェースの検証用自動テストベンチ
  • ネットワーク、自動車、民生用、およびIoT分野にわたるデバイスの検証

標準化・自動化されたシリコンエンジニアリング・スタック

  • 業界をリードするEDAエコシステム全体にわたる統合されたRTLからGDSIIへのフロー
  • CI/CD主導の回帰テスト、再利用可能なUVM/DFT/AMSフレームワーク
  • RTL、PD、STA、DFT、およびLVS/DRCのための必須チェックリスト
  • 内部アクセラレータ:PerfMon、AMSify、Scoreboardnetic、DFT-Cert

ArrowとSiliconExpertによる
の統合

  • BOMリスク予測および製品寿命終了(EOL)予測
  • サプライチェーンの事業継続計画とライフサイクル可視化
  • 10社以上の専門OSATパートナーを通じたパッケージングおよび最終試験の調整
  • 60社以上のVIPベンダーおよび50社以上のIPベンダーへの強力なエコシステムアクセスにより、統合を迅速化
  • システム全体の構築および大量生産に向けた、受託製造業者およびEMSプロバイダーとの提携
  • 資材調達および長期的な維持支援

アクセラレータとIP

パフォーマンス分析モニター
(PerfMon / PAM)

パフォーマンス分析モニター(PerfMon/PAM)

eInfochipsの再利用可能なPerfMonアクセラレータを活用し、複雑なSoCの性能検証を加速させましょう。これは、レイテンシ、帯域幅、スループットを測定する、設定可能でプラグアンドプレイ対応のUVMモニターです。詳細な性能トレース、レポート作成、およびコンプライアンスチェック機能により、評価プロセスの標準化、検証コストの削減、そして設計間でのシームレスな拡張を実現します。透明性が高くカスタマイズ可能なインサイトを活用することで、チームの能力を強化し、デバッグと市場投入までの時間を短縮します。

検証用IP(VIP)

検証用IP(VIP)

eInfochipsの再利用可能な検証IP(VIP)は、すぐに使えるビルディングブロックとして、あらゆるプロトコル向けのVIPを迅速に作成・カスタマイズできるため、ASICやSoCの検証を加速させます。メモリ、ストレージ、コネクティビティ、マルチメディア、ネットワーク規格にわたる専門知識を活用し、世界中の50社以上の顧客に50種類以上のVIPが導入されている実績があります。高品質でカスタマイズ可能な検証ソリューションにより、コンプライアンスの標準化、検証コストの削減、市場投入までの期間短縮を実現します。

イーサネット検証IP

イーサネット検証IP

eInfochipsのイーサネット検証IPを活用して、100Gイーサネットインターフェースの検証を行ってください。この堅牢なソリューションは、プロトコルの動作やエラー状態を監視しながら、多様なフレームタイプを生成、送信、受信、およびチェックします。エンドツーエンドの可視性、高度なエラー注入機能、幅広いMACフレームのサポートにより、検証を加速し、信頼性を高め、量産前の設計の確信度を向上させることができます。

Scoreboardnetic
(検証スコアボード)

スコアボードネティック

eInfochipsの「Scoreboardnetic」は、複数のスコアボードにわたる順序通りおよび順不同の比較をサポートする検証ツールであり、複雑なチップやIPブロック全体にわたるデータの正確性と一貫性を確保します。リアルタイムでの制御、統計機能、柔軟な設定を活用することで、手作業を最小限に抑え、データの整合性を高め、検証効率全体を向上させます。透明性が高くカスタマイズ可能なインサイトを提供することで、チームが大規模かつ信頼性の高い検証を実施できるよう支援します。

AMSify

AMSify

eInfochipsの「AMSify」を活用し、チップのアナログ部分とデジタル部分を一体的に検証しましょう。AMSifyは、制御信号を生成し、デジタル・テストベンチ・コンポーネントをAMS検証に再利用する、統合型ミックスドシグナル検証手法です。これにより、検証工数を削減し、精度を向上させ、アナログ回路とデジタル回路間の連携を効率化できます。自動化されたスクリプト駆動型のプロセスと再利用可能なUVMテストベンチ・アセットを活用することで、チームは効率的なミックスドシグナル設計の検証を実現できます。

メモリモデル
ジェネレータ

メモリモデルジェネレータ

シリコン前およびシリコン後の検証向けに、サイクル精度のメモリモデルの作成を自動化し、SRAM、DRAM、キャッシュモデル、スクラッチパッドなどのカスタムメモリアーキテクチャに対応しています。設定可能でスケーラブル、かつ標準規格に準拠したメモリコンポーネントにより検証を加速するとともに、すぐに使用可能なメモリモデルを通じてSoC検証の高速化を実現し、手動モデリングの負担と不整合を軽減します。

OptiX – 物理設計用
フレームワーク

OptiX - 物理設計フレームワーク

eInfochipsのOptiXフレームワークを活用すれば、ASICの物理設計をエンドツーエンドで自動化・管理できます。このノーコードソリューションは、進捗状況、QoR(品質)、レポートをリアルタイムで把握できるダッシュボードを提供します。合成、DFT、物理設計の各フローにおける調整作業を簡素化し、予測可能性を高め、全体像を可視化します。一元化され、再利用可能で自動化されたプロセスにより、プロジェクトコストの削減、実行の加速、チームの生産性向上を実現します。


フレームワークの物理設計

物理設計フレームワーク

ASIC物理設計向けのエンドツーエンドの自動化・最適化フレームワークであり、プロジェクトを横断してフロアプランニング、配置、CTS、配線、サインオフのワークフローを標準化します。再利用可能なスクリプト、手法、インテリジェントエンジンによりPPA(消費電力、性能、面積)の成果を向上させるとともに、標準化・自動化された物理設計手法を通じて設計完了までの時間を短縮し、手作業による反復作業を削減します。

DFT自動実行・
レポート作成ツール(DAeRT)

DFT自動実行・レポート作成ツール(DAeRT)

eInfochipsのDAeRTを活用して、DFTの実行とレポート作成を自動化しましょう。DAeRTは、IJTAG、MBIST、Scan、ATPG、および検証フローに対応した、移植性が高くカスタマイズ可能なフレームワークです。HTML形式のリスクレポート、並列実行、組み込みのルールチェック機能を活用することで、手作業の負担を軽減し、クロージャーサイクルを短縮し、テスト品質を向上させることができます。ASICプログラム全体において、一貫した方法論、透明性の高い追跡機能、そして生産性の向上を実現し、チームの能力を強化しましょう。

DFTユーティリティ

DFTユーティリティ

一般的なDFTタスクを自動化する軽量ツールキットです。スキャン、パターン、ルールチェックのワークフローを高速化するとともに、迅速な診断と再利用可能なスクリプトを通じてDFTの生産性を向上させます。DFTのデバッグと分析を迅速化し、手動でのスクリプト作成の負担を軽減し、設計上の問題やテスト可能性に関する課題の早期発見を支援します。

DFTフレームワークに関するコンフォーラム

DFTフレームワークに関するコンフォーラム

eInfochipsの「ConForum」を活用すれば、DFTプロジェクトをシームレスに管理できます。この統合プラットフォームは、データを一元管理し、ステータス生成を自動化するとともに、SCAN、ATPG、シミュレーション全体にわたる透明性の高い可視性を確保します。ワークフローを簡素化し、手作業を削減するとともに、実用的なインサイトに基づくリアルタイムの追跡機能により、タイムリーなフォローアップを促進します。一貫した手法と正確なレポート機能によりチームを支援し、より迅速かつ信頼性の高いDFTサインオフを実現します。

パートナーシップのエコシステム

業界のリーダー企業との提携により、最先端のシリコン技術革新を実現し、確実なターンキー方式での実行とチップ開発サイクルの短縮を可能にします。

鋳造所

テキサス・インスツルメンツのロゴ

EDAおよびツール

デバイスとプラットフォーム

NVIDIAのロゴ
NXP
マイクロチップのロゴ
STマイクロエレクトロニクス - ロゴ
アナログ・デバイセズ・ロゴ

インサイト

モーションセンサーSoC向けターンキーRTL-to-GDSIIおよびシリコン・ブリングアップ

自動車用ゾーンコントローラー向けASIC

高性能ネットワーク用ASIC向けのRTLからGDSIIへの一括設計変換サービス

ターンキー・チップ設計にeInfochipsを選ぶ理由とは?

全工程にわたる責任

半導体アーキテクチャ設計、デジタル設計および検証、アナログ・ミックスドシグナル設計、テスト対応設計(DFT)、物理設計およびサインオフ、レイアウトおよび検証、ポストシリコン検証、ATEテストプログラムの開発およびテスト、基板設計、レイアウト、および製造、組み込みソフトウェアおよびファームウェア開発。

レガシーシステムの再設計と移行

レガシーチップを再設計し、最新かつスケーラブルなアーキテクチャへのスムーズな移行を実現します。

コンプライアンス対応の実行

ISO 26262、DO-254、AS9100D、およびIEC 61508に準拠した設計プロセス。

3

初回から完璧なシリコン

実績のあるフレームワークと自動化により、案件の早期完了と再作業の削減を実現します。

サプライチェーンの継続性

BOMリスクの軽減とライフサイクル支援を実現するアロー・エレクトロニクスのエコシステム。

お問い合わせ

皆様からのご連絡をお待ちしております

レポートをダウンロード

サンプルレポートをダウンロード

パンフレットをダウンロード

今すぐ会話を始めましょう

当社の自動車ソリューションの専門家による30分間の相談を予約する

今すぐ会話を始めましょう

当社のバッテリー管理ソリューションの専門家による30分間の相談を予約する

今すぐ会話を始めましょう

当社の産業・エネルギーソリューションの専門家による30分間の相談会をご予約ください

今すぐ会話を始めましょう

自動車業界の専門家による30分間の相談会をご予約ください

今すぐ会話を始めましょう

当社の専門家による30分間の相談を予約する

以下の詳細をご記入の上、サンプルレポートをご請求ください

リファレンスデザイン

私たちの活動

革新

変身。

スケール

パートナーシップ

デジタル・パートナーシップ
質の高いパートナーシップ
シリコン・パートナーシップ

会社

製品・知的財産

プライバシーポリシー

当ウェブサイトでは、ユーザーの利便性を高め、サイトの改善を図るため、お客様の端末にクッキーを保存しています。当社が使用するクッキーの詳細および無効化方法については、こちらをご覧ください。クッキーや追跡技術は、マーケティング目的で使用される場合があります。

「同意する」をクリックすると、お客様の端末へのクッキーの保存および当社の追跡技術の使用に同意したことになります。詳細や、クッキーおよび追跡技術を無効にする方法については、下の「詳細」をクリックしてください。クッキーおよび追跡技術の受け入れは任意ですが、これらを無効にすると、ウェブサイトが正常に機能しなくなったり、表示される広告がお客様の興味や関心と合致しなくなったりする可能性があります。
当社はお客様のプライバシーを尊重しています。当社のプライバシーポリシーをご覧ください

必須のクッキー

クッキー設定の好みを保存するため、「必須のクッキー」は常に有効にしておく必要があります。