Solution de caractérisation de la tension de référence (VREF) du circuit PHY DDR

Les interfaces DDR et LPDDR haut débit fonctionnent sous des contraintes de synchronisation et de tension de plus en plus strictes. Les variations de processus, les fluctuations de tension, la température, la gigue, le bruit et les effets de canal peuvent tous nuire à la fiabilité de la mémoire et compliquer considérablement les processus de validation des PHY.
La solution de caractérisation DDR PHY VREF répond à ces défis en automatisant la caractérisation du récepteur grâce à des balayages contrôlés de la tension de référence (VREF) et du délai d'échantillonnage. Elle permet aux équipes d’ingénierie de générer des diagrammes « read-eye » DDR, de quantifier les marges disponibles, d’identifier les bits sous-performants et de déterminer le point de fonctionnement optimal du PHY. Spécialement conçue pour les interfaces DDR et LPDDR modernes, cette solution fournit des informations exploitables sur les marges au niveau des canaux, des rangs, des voies d’octets et des bits DQ individuels, permettant ainsi aux équipes d’améliorer la fiabilité, de réduire le temps de débogage et d’optimiser les performances en lecture.

Analyse automatisée des signaux de lecture, extraction des marges et validation de la couche physique DDR

Principales fonctionnalités

Balayages automatisés de la tension de référence (VREF) et du délai

Effectue des balayages coordonnés de la référence de tension (VREF) du récepteur et du délai d'échantillonnage sur toute la fenêtre de lecture DDR afin de caractériser les marges de fonctionnement avec précision et cohérence.

Génération « Read-Eye » de la RDA

Génère des diagrammes « read-eye » en deux dimensions qui distinguent clairement les zones de fonctionnement « conforme », « limite » et « non conforme », permettant ainsi une évaluation approfondie de l'intégrité du signal.

Analyse des marges de synchronisation et de tension

Permet de quantifier la largeur et la hauteur disponibles des fenêtres de tension afin de fournir une évaluation rigoureuse de la synchronisation et de la tolérance de tension dans les conditions de fonctionnement.

RDA

3

Identification du point de fonctionnement optimal

Détermine les réglages appropriés de VREF et de retard en identifiant la plus grande zone stable de détection de lecture, garantissant ainsi des conditions de fonctionnement fiables et bien centrées.

Visibilité par bit et à plusieurs niveaux

Fournit une analyse complète des performances sur l'ensemble de la hiérarchie PHY, couvrant les canaux, les rangs, les voies d'octets, les groupes DQS et les bits DQ individuels.

Analyse du BER et de la fiabilité

Évalue les comportements de réussite/échec et les tendances en matière d'erreurs de bits afin de détecter les conditions de fonctionnement limites et de mettre en évidence les problèmes potentiels de fiabilité avant qu'ils n'affectent les performances du système.

Génération automatisée de rapports

Génère des rapports prêts à l'emploi pour l'ingénierie, des tableaux de bord interactifs et des données de caractérisation exportables afin de soutenir les processus de validation et de faciliter un examen technique approfondi.

Technologies DDR et LPDDR prises en charge

La solution prend en charge :
La caractérisation peut être effectuée sur plusieurs canaux, rangs, voies d'octets, groupes DQS, bits DQ et fréquences de fonctionnement.

DDR4

DDR5

LPDDR4

LPDDR4X

LPDDR5

LPDDR5X

Comment ça marche ?

La solution initialise et configure le PHY DDR avant d'effectuer des balayages coordonnés de la tension de référence (VREF) et du délai d'échantillonnage sur toute la fenêtre de lecture. À chaque point de test, elle exécute des transactions de lecture, enregistre les données de réussite/échec et d'erreur, puis convertit les résultats en diagrammes en œil, en mesures de marge, en paramètres de fonctionnement optimaux et en rapports techniques.
La solution s'initialise

Principaux avantages

Applications

Cette solution prend en charge le développement de circuits PHY DDR, la mise en service des puces, la caractérisation PVT, la qualification des produits, le contrôle qualité en fabrication et l'analyse des défaillances.

1. Mise en service de la puce : identifie les problèmes liés à la synchronisation, à la tension et à la marge du récepteur lors de la validation de la première puce.

2. Développement de la couche physique (PHY) DDR : prend en charge le réglage du récepteur, l'évaluation de l'apprentissage de la lecture et l'optimisation des performances de la couche physique (PHY).

3. Caractérisation PVT : évalue le comportement en lecture de la mémoire DDR en fonction du procédé de fabrication, de la tension et de la température.

4. Qualification des produits : permet d'obtenir des données de caractérisation reproductibles pour la validation au niveau de la conception et au niveau du système.

5. Fabrication et contrôle : Évalue les marges de production et identifie les appareils ou les configurations fonctionnant à proximité des limites définies.

6. Analyse des défaillances : examine les bits faibles, la sensibilité à la gigue, les problèmes d'intégrité du signal et la dégradation des marges.

Livrables

En fonction de la mission et de la plateforme cible, les livrables peuvent inclure :

  • Visualisations « DDR read-eye »
  • Synthèses des marges et des points de fonctionnement
  • Analyse par bit et par voie d'octets
  • Points de vue sur la notation « réussite/échec » et la fiabilité
  • Journaux de configuration et d'exécution
  • Rapports de caractérisation consolidés
  • Données techniques exportables


La fiche technique de la solution fournit des informations détaillées sur les sorties prises en charge, les indicateurs de performance, les options de modèles de test et les paramètres de caractérisation.

Améliorer la visibilité de la marge du PHY DDR et réduire l'effort de caractérisation

Transformez les données brutes des tests de lecture en informations claires sur la qualité de l'image, la marge et les performances du récepteur grâce à une approche automatisée de caractérisation du PHY DDR par «
».

Questions fréquemment posées

Qu'est-ce que la caractérisation de la tension de référence physique (VREF) DDR ?

La caractérisation DDR PHY VREF évalue les performances du récepteur en faisant varier les paramètres de référence de tension et de retard d'échantillonnage sur toute la fenêtre de lecture DDR. Elle permet de déterminer la largeur et la hauteur de l'œil, la marge de synchronisation, la marge de tension ainsi que le point de fonctionnement optimal du récepteur.

Pourquoi la caractérisation des caractères « read-eye » en DDR est-elle importante ?

Une interface DDR peut réussir les tests fonctionnels de base tout en fonctionnant avec une marge de temps ou de tension limitée. La caractérisation « read-eye » indique l'ampleur de la marge de fonctionnement disponible et permet d'identifier les conditions de fonctionnement fragiles ou limites avant le lancement de la production.

Quelles technologies DDR sont prises en charge ?

Cette solution prend en charge les normes DDR4, DDR5, LPDDR4, LPDDR4X, LPDDR5, LPDDR5X ainsi que les implémentations personnalisées de PHY DDR.

Que mesure cette solution ?

La solution mesure des paramètres tels que la largeur de l'œil, la hauteur de l'œil, le centre de l'œil, la marge de synchronisation, la marge de tension, la meilleure tension de référence (VREF), le meilleur retard, la surface de l'œil, le comportement du taux d'erreur binaire (BER) et la marge par bit.

La solution permet-elle d'identifier les bits DQ faibles ?

Oui. La caractérisation peut être effectuée aux niveaux PHY, canal, rang, voie d'octets, groupe DQS et bit DQ individuel, ce qui aide les ingénieurs à identifier les zones faibles ou marginales.

La solution prend-elle en charge la caractérisation PVT ?

Oui. Il permet d'évaluer le comportement du circuit PHY DDR dans différentes conditions de procédé, de tension et de température.

Peut-on l'utiliser pendant la mise en service de la puce en silicium ?

Oui. Cette solution permet d'identifier les problèmes liés à la synchronisation, à la tension, à l'étalonnage et aux marges lors de la validation du premier échantillon de silicium.

La génération automatique de rapports est-elle prise en charge ?

Oui. La solution permet de générer des documents techniques consolidés et d'exporter des données dans des formats tels que CSV, Excel, PDF et HTML.

La solution peut-elle être personnalisée pour un PHY DDR propriétaire ?

Oui. Le cadre de caractérisation peut être adapté à des architectures PHY, des interfaces de registres, des flux de test et des exigences en matière de rapports spécifiques.

En quoi cette solution permet-elle de réduire le travail de validation ?

Il automatise les étapes clés telles que la configuration PHY, les balayages VREF et de retard, l'exécution des lectures, la capture de données, l'analyse des erreurs, la génération de courbes « eye », l'extraction de métriques et la génération de rapports.

Discussion sur la solution de caractérisation de la tension de référence (VREF) du circuit PHY DDR

Transformez les données brutes issues des tests de lecture en informations claires sur l'œil, la marge et les performances du récepteur grâce à une approche automatisée de caractérisation du PHY DDR.

Solution de caractérisation de la tension de référence (VREF) du circuit PHY DDR

Télécharger le rapport

Télécharger un exemple de rapport

Télécharger la brochure

Lancez la conversation dès aujourd’hui

Prenez rendez-vous pour une consultation de 30 minutes avec nos experts en solutions automobiles

Lancez la conversation dès aujourd’hui

Prenez rendez-vous pour une consultation de 30 minutes avec notre expert en solutions de gestion des batteries

Lancez la conversation dès aujourd’hui

Prenez rendez-vous pour une consultation de 30 minutes avec nos expertsen solutions industrielles et énergétiques

Lancez la conversation dès aujourd’hui

Prenez rendez-vous pour une consultation de 30 minutes avec nos experts du secteur automobile

Lancez la conversation dès aujourd’hui

Prenez rendez-vous pour une consultation de 30 minutes avec nos experts

Veuillez remplir le formulaire ci-dessous pour obtenir un exemple de rapport

Conceptions de référence

Notre travail

Innover

Transformer.

Échelle

Partenariats

Partenariats en matière d'appareils
Partenariats numériques
Partenariats de qualité
Partenariats dans le secteur du silicium

Entreprise

Produits et propriétés intellectuelles

Politique de confidentialité

Notre site web installe des cookies sur votre appareil afin d'améliorer votre expérience et d'optimiser notre site. Découvrez-en davantage sur les cookies que nous utilisons et sur la manière de les désactiver. Les cookies et les technologies de suivi peuvent être utilisés à des fins marketing.

En cliquant sur « Accepter », vous consentez à l'installation de cookies sur votre appareil et à notre utilisation de technologies de suivi. Cliquez sur « En savoir plus » ci-dessous pour obtenir davantage d'informations et des instructions sur la manière de désactiver les cookies et les technologies de suivi. Bien que l'acceptation des cookies et des technologies de suivi soit facultative, leur désactivation peut entraîner un dysfonctionnement du site web et certaines publicités risquent de vous sembler moins pertinentes.
Nous respectons votre vie privée. Consultez notre politique de confidentialité.

Cookies strictement nécessaires

Les cookies strictement nécessaires doivent rester activés en permanence afin que nous puissions enregistrer vos préférences en matière de paramètres relatifs aux cookies.