チップ設計
サニーベルカリフォルニアに拠点を置くeInfochipsは、活用化したIPによるシリコン設計と検証と製品設計サービスの主なプロバイダーです。我々の能力はフロント・エンド設計に専門知識がある仕様シリコンシステム、ASIC・SoC検証、HVLsによる自動化検証方法論、物理レイアウト＆実行、システム検証、ASICプロトタイピング、基盤設計と業界標準IP開発に及びます。客様の商品化までの時間を減少して、市場力を強化するのに、eInfochipsのオフショー設計センターは世界中で技術会社に複数のシリコンと製品設計ソリューションを配達しました。
VMM とAVM方法論における半導体IP開発を提供しています。我々の設計品質エンジニアとプロセスアナリスはDO-254 （航空規格)において、トレーンされましてから、我々は飛行機アプリケーションへのASIC・SoC・FPGA設計＆検証サービスを提供できます。eInfochipsのASIC物理設計の専門知識はRTL統合、平面計画、場所＆ルート、クロックツリー合成、物理検証と45nm、65nm、90nm、130nm、160nm、180nm テクノロジーにおけるSTAをカバーします。
広いIPポートフォリオとロバスト設計フローにアクセスにより、我々は客様に商品化までの時間を減少することを確実できます。ネットワーク、ストレージ、自動化、航空、ワイヤレス、消費、半導体およびビデオにおける包括的なドメイン知識により、我々はASIC設計と検証サービスで、客様の理想的なコンサルタントとすることができます。
知的財産
多様な性能とパワー要求において、eInfochipsの知的財産コアは完全な構成とプログラム可能です。我々のIPsは、複雑なSoCs(System-on-Chip)の設計と検証時間を減少して、客様がより速く市場に着くのを助けまる際に手段的役割をプレーしています。 我々の客様は、カメラと多機能プリンタから国際的レベルのルーターと組込みプロセッサーまで、短縮した商品化までの時間と高品質の複雑なSoCを開発することにおいて、重要な利点を楽しんでいます。
-
Verilog HDLでこれらのIPコアの設計入力をします。
-
これらは、完全に統合されたIPコアであり、Xilinx FPGAsでテストされます。
コアは、パワー、スピードと領域で最適になるように設計されています。
-
設計、機能検証および構成に関する詳細なドキュメンテーションは利用可能です。
-
IPコアを特定の設計要求に合うように変更できて、また、容易に顧客IPと統合できます。
利益
-
客様により速くて、実行可能で、初回成功したソリューションを確実する柔軟な設計と検証方法と統合したドメインと技術的専門知識
-
CMMiレベル５プロセスに基づく品質管理システム
-
ロジェクトの各段階で完全な可視性を提供することによって、顧客との先を見越して包括的な相互作用を確実にするAOM(Amplified Offshore Mode）モデルに従ったプロジェクト管理
-
PMI適任のプロジェクト・マネージャ
-
オフ･オンショー設計センターをセットアップすることにおいて、立証された業績
-
Cadence、Magma、Mentor、Synopsys、および他の会社からのクラス最高の標準EDAツールへのアクセス
| 
